Wenn 7 nm die physikalische Grenze des Herstellungsprozesses ist, was ist dann das Konzept von 1 nm?

Wenn 7 nm die physikalische Grenze des Herstellungsprozesses ist, was ist dann das Konzept von 1 nm?
Das Mooresche Gesetz, das seit mehr als 20 Jahren gilt, hat in den letzten Jahren allmählich Anzeichen eines Versagens gezeigt. Aus Sicht der Chipherstellung sind 7 nm die physikalische Grenze für Siliziumchips. Ausländischen Medienberichten zufolge hat ein Team des Lawrence Berkeley National Laboratory jedoch die physikalischen Grenzen durchbrochen und mithilfe von Kohlenstoffnanoröhren-Verbundwerkstoffen den derzeit fortschrittlichsten Transistorprozess von 14 nm auf 1 nm reduziert. Warum also sind 7 nm die physikalische Grenze für Siliziumchips und was ist mit Kohlenstoffnanoröhren-Verbundwerkstoffen? Was sollte China angesichts der technologischen Durchbrüche Amerikas tun? Was ist das Konzept des XX-nm-Herstellungsprozesses? Der Chipherstellungsprozess wird häufig als 90 nm, 65 nm, 40 nm, 28 nm, 22 nm und 14 nm angegeben. Beispielsweise verwendet Intels neueste CPU der Core-Serie der sechsten Generation Intels eigenen 14-nm-Herstellungsprozess. Heutige CPUs integrieren Milliarden von Transistoren, die aus einer Source, einem Drain und einem Gate bestehen. Strom fließt von der Quelle zum Abfluss und das Gate steuert das Ein- und Ausschalten des Stroms. Die sogenannten XX nm beziehen sich tatsächlich auf die Breite des Gates des auf der CPU gebildeten komplementären Oxidmetall-Halbleiter-Feldeffekttransistors, auch als Gate-Länge bekannt. Je kürzer die Gate-Länge, desto mehr Transistoren können auf einem Silizium-Wafer gleicher Größe integriert werden – Intel hat einmal behauptet, dass sich die von Transistoren belegte Fläche halbieren würde, wenn die Gate-Länge von 130 nm auf 90 nm reduziert würde; Bei gleichem Integrationsgrad der Chiptransistoren sind durch den Einsatz modernerer Herstellungsverfahren die Chipfläche und der Stromverbrauch kleiner und die Kosten niedriger. Die Gate-Länge kann in die photolithographische Gate-Länge und die tatsächliche Gate-Länge unterteilt werden, wobei die photolithographische Gate-Länge durch die photolithographische Technologie bestimmt wird. Aufgrund der Lichtbeugung bei der Fotolithografie und der Tatsache, dass die Chipherstellung auch Schritte wie Ionenimplantation, Ätzen, Plasmaspülen und Wärmebehandlung umfasst, kommt es zu Inkonsistenzen zwischen der fotolithografischen Gate-Länge und der tatsächlichen Gate-Länge. Darüber hinaus wird bei gleicher Prozesstechnologie auch die tatsächliche Gatelänge unterschiedlich sein. Obwohl Samsung beispielsweise auch Chips mit einer 14-nm-Prozesstechnologie auf den Markt gebracht hat, unterscheidet sich die tatsächliche Gate-Länge seiner Chips immer noch etwas von der der 14-nm-Prozesschips von Intel. Warum gelten 7 nm als physikalische Grenze? Durch die Verkürzung der Länge des Transistor-Gates kann die CPU mehr Transistoren integrieren oder die Fläche und den Stromverbrauch der Transistoren effektiv reduzieren und so die Siliziumkosten der CPU senken. Aus diesem Grund scheuen CPU-Hersteller keine Mühen, die Gate-Breite der Transistoren zu reduzieren, um die Anzahl der pro Flächeneinheit integrierten Transistoren zu erhöhen. Dieser Ansatz verkürzt jedoch auch die Distanz, über die sich die Elektronen bewegen, was leicht zu einer spontanen Bewegung der Elektronen im Inneren des Transistors von der negativen Elektrode zur positiven Elektrode durch die Silizium-Grundplatte des Transistorkanals führen kann, was zu einem Leck führt. Darüber hinaus wird mit zunehmender Anzahl der Transistoren im Chip die ursprünglich nur wenige Atomlagen dicke Isolierschicht aus Siliziumdioxid dünner, wodurch mehr Elektronen austreten. Der daraus resultierende Leckstrom erhöht den zusätzlichen Stromverbrauch des Chips. Um das Leckproblem zu lösen, haben Unternehmen wie Intel und IBM verschiedene Methoden eingesetzt. Beispielsweise hat Intel hochdielektrische Filme und integrierte Schaltkreise mit Metall-Gate in seinen Herstellungsprozess integriert, um das Leckageproblem zu lösen. IBM hat die SOI-Technologie entwickelt, bei der eine Schicht aus starkem dielektrischem Film unter Source und Drain vergraben wird, um das Leckproblem zu lösen. Darüber hinaus gibt es die FinFET-Technologie – die Vergrößerung der Oberfläche der Isolierschicht erhöht den Kapazitätswert, reduziert den Leckstrom und verhindert Elektronenübergänge. Die oben genannten Methoden können das Leckproblem bis zu einem gewissen Grad effektiv lösen, wenn die Gate-Länge größer als 7 nm ist. Wenn jedoch die Gatelänge des Transistors weniger als 7 nm beträgt, kommt es bei Verwendung vorhandener Chipmaterialien leicht zu einem Tunneleffekt bei den Elektronen im Transistor, was eine enorme Herausforderung für die Chipherstellung darstellt. Um dieses Problem zu lösen, ist die Suche nach neuen Materialien zum Ersetzen von Silizium zur Herstellung von Transistoren unter 7 nm eine effektive Lösung. 1-nm-Prozesstransistoren befinden sich noch im Laborstadium Kohlenstoffnanoröhren sind mit Graphen verwandt, das in den letzten Jahren große Popularität erlangt hat. Nulldimensionales Fulleren, eindimensionale Kohlenstoffnanoröhren und zweidimensionales Graphen gehören alle zur Familie der Kohlenstoffnanomaterialien und können unter bestimmten Bedingungen ihre Form verändern. Kohlenstoffnanoröhren sind ein eindimensionales Material mit einer besonderen Struktur. Ihre radialen Abmessungen können Nanometer erreichen und ihre axialen Abmessungen betragen Mikrometer. Beide Enden des Rohrs sind in der Regel versiegelt, sodass sie eine hohe Festigkeit aufweisen. Gleichzeitig wird erwartet, dass ihr enormes Aspektverhältnis sie zu Kohlenstofffasern mit hervorragender Zähigkeit macht. Kohlenstoffnanoröhren und Graphen haben ähnliche elektrische und mechanische Eigenschaften und verfügen über eine gute elektrische Leitfähigkeit, mechanische Eigenschaften und Wärmeleitfähigkeit, wodurch Kohlenstoffnanoröhren-Verbundwerkstoffe gute Anwendungsaussichten in Superkondensatoren, Solarzellen, Displays, der biologischen Detektion, Brennstoffzellen usw. haben. Darüber hinaus haben mit einigen Modifikatoren dotierte Kohlenstoffnanoröhren-Verbundwerkstoffe ebenfalls große Aufmerksamkeit erregt, beispielsweise das Hinzufügen von CdTe-Quantenpunkten zu Graphen-/Kohlenstoffnanoröhren-Verbundwerkstoffelektroden zur Herstellung von photoelektrischen Schaltern und das Dotieren von Metallpartikeln zur Herstellung von Feldemissionsgeräten. Wie ausländische Medien berichteten, hat das Lawrence Berkeley National Laboratory dieses Mal den derzeit fortschrittlichsten Transistorprozess von 14 nm auf 1 nm reduziert. Seine Transistoren bestehen aus mit Molybdändisulfid dotierten Kohlenstoffnanoröhren. Allerdings befindet sich diese technologische Errungenschaft erst im Stadium des technologischen Durchbruchs im Labor und verfügt derzeit nicht über die Voraussetzungen für eine kommerzielle Massenproduktion. Ob sich diese Technologie in Zukunft als kommerzielle Mainstream-Technologie durchsetzen wird, bleibt abzuwarten.
Der technologische Fortschritt bringt nicht unbedingt kommerzielle Vorteile mit sich. Aufgrund der Tatsache, dass das Mooresche Gesetz tatsächlich in Kraft getreten ist, ist Chinas Halbleiterfertigungstechnologie in den letzten Jahrzehnten im Aufholprozess gegenüber dem Westen immer hinter anderen Ländern zurückgeblieben. In den letzten Jahren hat sich der Fortschritt der Chipherstellungstechnologie verlangsamt und das Mooresche Gesetz ist ungültig geworden, was für Chinas Halbleiterindustrie ein großer Vorteil ist, um gegenüber dem Westen aufzuholen. Das Scheitern des Mooreschen Gesetzes ist einerseits auf technische Faktoren zurückzuführen – die Forschung und Entwicklung hochentwickelter Geräte wie Lithographie- und Ätzmaschinen sowie hochentwickelter Chip-Herstellungstechnologie ist schwierig und erfordert hohe Kapitalkosten … Andererseits gibt es auch kommerzielle Faktoren. Bevor der Herstellungsprozess 28 nm erreicht, kann jeder Fortschritt in der Fertigungstechnologie den Chipherstellern enorme Gewinne bescheren. Sobald der Herstellungsprozess jedoch 14/16 nm erreicht, werden die Kosten für Chips durch den technologischen Fortschritt tatsächlich steigen – als Intel erstmals den 14-nm-Herstellungsprozess entwickelte, betrugen die Kosten für die Maske Berichten zufolge 300 Millionen US-Dollar. Natürlich sollte der aktuelle Preis mit der Zeit, wenn TSMC und Samsung den 14/16-nm-Prozess beherrschen, nicht mehr ganz so hoch ausfallen, doch Intel entwickelt derzeit einen 10-nm-Prozess und nach offiziellen Schätzungen von Intel werden die Kosten für die Maske mindestens eine Milliarde US-Dollar betragen. Der Grund für die hohen Kosten des neuen Herstellungsprozesses liegt zum einen in den hohen Forschungs- und Entwicklungskosten und der geringen Ausbeute des neuen Prozesses und zum anderen in den extrem hohen Preisen für Geräte wie Fotolithografiemaschinen und Ätzgeräte. Selbst wenn das fortschrittliche Herstellungsverfahren technisch ausgereift ist, werden die übermäßig hohen Maskenkosten die Kunden daher dazu veranlassen, es sich zweimal zu überlegen, bevor sie sich für das fortschrittlichste Herstellungsverfahren entscheiden. Wenn beispielsweise die Produktion von Chips im 10-nm-Herstellungsprozess weniger als 10 Millionen Stück beträgt, betragen allein die Maskenkosten pro Chip bis zu 100 US-Dollar. Gemäß der international üblichen Preisstrategie von Chipdesign-Unternehmen mit geringem Gewinn ist die 8:20-Preismethode das Mittel der Wahl. Das heißt, wenn die Hardwarekosten 8 betragen, beträgt der Preis 20. Denken Sie nicht, dass dieser Preis hoch ist, er ist tatsächlich sehr niedrig. Intels allgemeine Preisstrategie liegt bei 8:35, und AMD hat in der Vergangenheit 8:50 erreicht ... Selbst wenn die Chipkosten sowie die Verpackungs- und Testkosten nicht berücksichtigt werden, wird der Preis dieser 10-nm-CPU nicht unter 250 US-Dollar liegen. Gleichzeitig erschwert die geringe Kundenzahl die Verteilung der Kosten auf große Produktionsmengen und bremst letztlich die Entwicklung und kommerzielle Anwendung moderner Fertigungsverfahren durch das Unternehmen. Aus diesem Grund wird der 28-nm-Herstellungsprozess von einigen Branchenkennern als sehr dynamisch angesehen und wird noch mehrere Jahre lang verwendet werden. China sollte praktische Probleme bodenständig lösen Die Tatsache, dass das Lawrence Berkeley National Laboratory den fortschrittlichsten Transistorprozess von 14 nm auf 1 nm reduziert hat, muss nicht allzu ernst genommen werden, da es sich lediglich um einen technologischen Durchbruch im Labor handelt. Selbst wenn wir einen Schritt zurücktreten und sagen, dass die Technologie ausgereift und kommerzialisierbar ist, ist ihre Kommerzialisierungsschwierigkeit weitaus größer als bei dem von Intel entwickelten 10-nm-Herstellungsprozess. Die Kosten werden extrem hoch sein, wodurch der Preis der mit dieser Technologie hergestellten Chips hoch bleibt, was wiederum dazu führen wird, dass sich weniger Kunden für diese Technologie entscheiden, wodurch ein Teufelskreis entsteht. Aus kommerzieller Sicht werden die meisten IC-Designunternehmen wahrscheinlich immer noch relativ ausgereifte oder relativ „alte“ Herstellungsverfahren wählen. Für die derzeitige chinesische Halbleiterindustrie ist es besser, die begrenzten Arbeitskräfte, Materialressourcen und finanziellen Ressourcen zu nutzen, um die IP-Bibliothek der 28-nm-Prozesstechnologie zu verbessern und die kommerzielle Massenproduktion des 14-nm-Herstellungsprozesses zu realisieren, anstatt enorme Mengen an Arbeitskräften, Materialressourcen und finanziellen Ressourcen aufzuwenden, um die physikalischen Grenzen von 7 nm zu erforschen und zu durchbrechen. Denn für den Bereich der Landesverteidigung und Sicherheit ist der bestehende Herstellungsprozess völlig ausreichend (viele Chips des US-Militärs sind noch immer 65 nm groß). Bei kommerziellen Chips werden für viele Chips keine hohen Anforderungen an den Herstellungsprozess gestellt. Industrielle Steuerchips, Automobilelektronik, Hochfrequenz usw. verwenden allesamt Prozesse, die manchen Hardware-Enthusiasten alt erscheinen. Bei den CPUs und GPUs von PCs, Mobiltelefonen und Tablets lassen sich die Anforderungen an Leistung und Stromverbrauch bereits durch den 14-nm-/16-nm-Fertigungsprozess sehr gut ausbalancieren. Der Autor ist der Ansicht, dass es besser sei, praktische Probleme auf der Erde zu lösen, anstatt große Ressourcen für die Entwicklung neuer Materialien aufzuwenden, um die physikalische Grenze von 7 nm zu durchbrechen.

Als Gewinner des Qingyun-Plans von Toutiao und des Bai+-Plans von Baijiahao, des Baidu-Digitalautors des Jahres 2019, des beliebtesten Autors von Baijiahao im Technologiebereich, des Sogou-Autors für Technologie und Kultur 2019 und des einflussreichsten Schöpfers des Baijiahao-Vierteljahrs 2021 hat er viele Auszeichnungen gewonnen, darunter den Sohu Best Industry Media Person 2013, den dritten Platz beim China New Media Entrepreneurship Competition Beijing 2015, den Guangmang Experience Award 2015, den dritten Platz im Finale des China New Media Entrepreneurship Competition 2015 und den Baidu Dynamic Annual Powerful Celebrity 2018.

<<:  IDC: KI-gesteuerte Smartphone-Ausgaben werden im Jahr 2028 32 Milliarden US-Dollar erreichen

>>:  Basware: Von KI zum ROI

Artikel empfehlen

Wer sind die Sportstars?

Mit der weitverbreiteten Entwicklung des Internet...

Ist Laufen ein wirksames Mittel gegen vorzeitige Ejakulation?

Viele Menschen laufen gern. Tatsächlich ist Laufe...

Welche Übungen können Muskel reduzieren

Viele Männer können ihren Partnern durch Muskeln ...

Was? Kann Alkoholkonsum Alzheimer verursachen?

Heutzutage gibt es immer mehr Gründe, Alkohol zu ...

Fitnessübungen für Büroangestellte

Wenn Angestellte bei der Arbeit sind, sollten sie...

So verschlanken Sie Beine und Po!

Im Sommer brauchen wir alle schöne Beine, die mit...